Команда может адресовать первые 64 Кбайта (32 Колов) памяти
программ.
Операция:
Комментарии:
(і)
R0<~
(Z)
Z указывает на память программ
Синтаксис
Операнды:
Счетчик программ:
0)
LPM
None
РС<- + 1
16-разрядный код операции:
I
1001
I 0101 | 110X1 10001
Булевы выражения регистра статуса (БКЕС):
1
т
н
S
V
N 1
Z
с
1
-
і
-
Пример:
c l r г31
; О чистить старш ий б а й т Z
l d i г 3 0 ,
$F0
;
У с т а н о в и т ь младш ий б а й т Z
lpm
; З а г р у зи т ь к о н с т а н т у и з пам яти
; п рограм м отм еченную Z (г3 1 : гЗО)
Слов: 1 (2 байта)
Циклов: 3
Конф игурация памяти
Микроконтроллеры ATmega603/103 поддерживают две конфи-
гурации, как показано в табл. 3.
Табл. 3
Конфигурация
Встроенная SRAM данных
Внешняя SRAM данных
А
4000 байт
Нет
В
4000 байт
Д о 64Кбайт (1)
Примечание 1.
Из 64 Кбайт внешней памяти будут доступны
60 Кбайт.
По первым 4096 адресам памяти данных размещаются регистро-
вый файл, пространство памяти I/O и встроенная SRAM данных. Из
них первые 96 адресов занимают регистровый файл и пространство
памяти I/O, в следующих 4000 адресов размещается встроенная SRAM.
Конфигурация памяти (рис. 7.)
Микроконтроллеры конфигурации В позволяют использовать до-
полнительную внешнюю память данных. Внешняя память будет адре-
соваться оставшимся до 64К пространством адресов, т.е. оно будет
начинаться следом за пространством адресов встроенной SRAM. При
использовании внешней SRAM емкостью 64К будут потеряны 4К внеш-
ней памяти, поскольку адреса этого объема будут заняты встроенной
памятью.
При обращении по адресам памяти данных за пределами встро-
енной SRAM используются те же команды, что для обращения к встро-
енной SRAM. При обращении к встроенной памяти данных выводы
стробов управления внешней памятью данных (RD и WR) остаются
неактивными во время всего цикла обращения.
Работа внешней SRAM разрешается установкой бита SRE в ре-
гистре MCUCR. По сравнению с обращением к встроенной памяти
данных, обращение к внешней памяти данных требует дополнитель-
ного цикла на каждый байт. Это означает, что для выполнения ко-
манд LD, ST, LDS, STS, PUSH и POP требуется дополнительный так-
товый цикл. Если стек размещен во внешней SRAM, то прерывания,
вызов подпрограмм и возвраты потребуют два дополнительных цик-
ла, поскольку в стеке будет опускаться и подниматься содержимое
двухбайтового счетчика команд. Если интерфейс с внешней SRAM
используется с состоянием ожидания, то на каждый байт необходи-
мо еще два дополнительных тактовых цикла. Это приводит к следу-
ющему эффекту. Командам пересылки данных необходимо два до-
полнительных тактовых цикла, тогда как при обработке прерывания,
вызове подпрограммы и при возврате из подпрограмм потребуется
Рис. 7
Конфигурация памяти В
Пампі
ь
И(И»Г|Ы1\1Ч
5011(H)
32
Pc
пил ра
SINMKI-StllllF
FLASH
(32К/
64
КХ
16 )
64 Реї псірн I/O
S020-SIHI5F
Всі росинан
SRAM
(4«(МК8)
StlttfiO
S0FFF
Внешний
SRAM
(0-64Kx8)
s Hin»
1
SFFFFI
SFFFF
Конфигурация памяти Л
Пй ч н іі.
программ
SIKH)»
32 Регист ра
SlHIM-SIKIIF
FLASH
64 Pei петри LO
SU20-SM5F
Встроенная
S()(l6l
(32К/
64 Kx 16 )
SRAM
(41MHK 8)
SdFFF
SFFFF
на четыре тактовых цикла больше, чем это указано в описании сис-
темы команд.
При адресации памяти данных используются пять режимов адре-
сации: непосредственная адресация, косвенная со смещением, кос-
венная, косвенная с преддекрементом и косвенная с постдекремен-
том. Регистры с R26 по R31 регистрового файла работают как X, Y и Z
регистры указатели косвенной адресации.
Косвенной адресации со смещением доступны 63 адреса относи-
тельно базовых адресов, находящихся в регистрах Y или Z. При ис-
пользовании косвенной адресации с автоматическим преддекремен-
том и постдекрементом автоматически декрементируются и инкремен-
тируются адреса, записанные в регистры X, Y и Z. Всеми этими режи-
мами перекрывается все адресное пространство данных, включая 32
регистра общего назначения и 64 регистра I/O. Подробное описание
всех режимов адресации приведено в следующем разделе.
EEPROM память данных
EEPROM память данных организована как отдельное простран-
ство данных с возможность считывания и записи отдельного байта.
EEPROM обеспечивает 100000 циклов сгирания/записи. Взаимодей-
ствие между EEPROM и CPU определяется регистром адреса
EEPROM, регистром данных EEPROM и регистром управления
EEPROM.
Время обращ ения к памяти и тактирование вы полнения
ком анд
В данном разделе описаны основные принципы тактирования об-
ращений при выполнении команд и обращений к встроенной памяти.
AVR CPU тактируется системным тактовым сигналом System
Clock О, формируемым посредством внешнего кварцевого кристал-
ла. Внутреннее деление не используется.
На рис. 8 представлен процесс параллельных выборки и выпол-
нения команд, обеспечиваемые Гарвардской архитектурой, и концеп-
ция регистрового файла быстрого доступа. Это базовый принцип кон-
вейерной обработки, обеспечивающий удельную производительность
1 MIPS/МГц при соответствующих результатах стоимости функции, ко-
личества функций на один такт и количества функций на единицу по-
требляемой мощности.
На рис. 9 представлен принцип внутреннего тактирования регист-
рового файла. В течение одного тактового цикла выполнения опера-
ции ALU использует два операнда регистров и результат возвращает в
регистр назначения.
На рис. 10 показано обращение к встроенной SRAM данных
за два тактовых цикла.
(П родолжение следует)
предыдущая страница 35 Радиолюбитель 2003-05 читать онлайн следующая страница 37 Радиолюбитель 2003-05 читать онлайн Домой Выключить/включить текст