РЛ|/
МИКРОКОНТРОЛЛЕРЫ
ние приема UART. Если активация по аналоговому компаратору не
требуется, то аналоговый компаратор может быть отключен установ-
кой бита ACD в регистре управления и статуса аналогового компара-
тора ACSR. Это позволит дополнительно снизить потребление в Idle
режиме. При активации MCU из Idle режима CPU начинает выполнять
программу незамедлительно.
Режим Power Down
При установке битов SM1/SM0 в состояние 10 команда SLEEP
переводит MCU в режим Power Down. В этом режиме останавлива-
ется внешний генератор. Пользователь может разрешить работу сто-
рожевого таймера. Если сторожевой таймер разрешен, то активация
MCU произойдет по завершении установленного в сторожевом тай-
мере периода времени. Если внешний источник тактового сигнала
подключен к выводу XTAL1, то активация MCU из режима Power Down
может происходить без ATMEL задержки, обычно необходимой для
стабилизации XTAL генератора. Режим такой активации разрешает-
ся программированием перемычек SUT0/SUT1 в Flash памяти. См.
раздел
Режим параллельного программирования.
Режим Power Save
При установке битов SM1/SM0 в состояние 11 команда SLEEP
переводит MCU в режим Power Save. Этот режим, за одним исключе-
нием, аналогичен режиму Power Down. Если таймер/счетчикО такти-
руется асинхронно, т.е. бит AS0 в регистре ASSR установлен, тай-
мер/счетчикО будет работать в режиме Power Save. MCU будет акти-
вироваться прерываниями по переполнению или совпадению выхо-
да таймера/счетчикаО.
Таймеры/счетчики
Микроконтроллеры ATmega603/103 оснащены тремя таймера-
ми/счетчиками общего назначения - двумя 8-разрядными и
одним 16-разрядным. Таймер/счетчикО, в дополнение к обыч-
ному режиму, может тактироваться асинхронно от внешнего
генератора. Этот генератор оптимизирован под использова-
ние кварцевого кристалла на частоту 32768 кГц, что позволя-
ет использовать таймер/счетчикО как часы реального време-
ни (Real Time Clock - RTC).
Таймер/счетчикО оснащен своим собственным предвари-
тельным делителем. Таймеры/счетчики 1 и 2 используют вы-
ходы ступеней деления общего 10-разрядного предваритель-
ного делителя. Эти дватаймера/счетчика можно использовать
как таймеры со встроенной временной базой или как счетчи-
ки, переключаемые по состоянию на внешнем выводе.
Предварительные делители таймеров/счетчиков
Предварительный делитель таймера/счетчика1 и тайме-
ра/счетчика2)
(рис. 18).
Предварительный делитель таймеров/счетчиков 1 и 2 со-
держит четыре ступени деления: СК/8, СК/64, СК/256 и СК/
1024, где СК - входной тактовый сигнал. Кроме того, в каче-
стве источников тактовых сигналов могут быть использованы
сигналы от внешних источников, тактовый сигнал СК и нуле-
вой тактовый сигнал (stop).
Предварительный делитель таймера/счетчикаО
(рис. 19).
Тактовый сигнал таймера/счетчикаО обозначен ТСКО. Этот
тактовый сигнал по умолчанию подключен к основному такто-
вому сигналу системы СК. При установке бита AS0 в регистре
ASSR таймер/счетчикО будет асинхронно тактироваться сиг-
налом с вывода TOSC1, что позволяет использовать таймер/
счетчикО в качестве часов реального времени (RTC). Генера-
тор оптимизирован под использование кварцевого кристалла с час-
тотой 32768 кГц, подсоединяемого между выводами TOSC1 и TOSC2.
8-разрядные таймеры/счетчики Т/СО и Т/С2
8-разрядный таймер/счетчикО получает тактовый сигнал или не-
посредственно от ТСКО, или после прохождения его через предвари-
тельный делитель.
8-разрядный таймер/счетчик2 получаеттактовый сигнал непосред-
ственно от СК, после прохождения его через предварительный дели-
тель или от внешнего вывода. Оба таймера/счетчика могут быть оста-
новлены, как это показано в описании регистров управления таймера-
ми/счетчиками TCCR0 и TCCR2.
В регистре флагов прерывания таймеров/счетчиков TIFR хранят-
ся различные флаги состояния регистров (переполнения, совпадения
при сравнении и захвата события). Установки управляющих сигналов
хранятся в регистрах управления таймерами/счетчиками TCCR0 и
TCCR2. Установка разрешения/запрещения прерываний производит-
ся в регистре масок прерываний таймеров/счетчиков TIMSK.
При тактировании таймера/счетчика2 внешним тактовым сигна-
лом этот сигнал синхронизируется стактовой частотой CPU. Для обес-
печения правильной синхронизации внешнего сигнала необходимо,
чтобы минимальное время между двумя входящими тактовыми цик-
лами было не менее одного цикла внутреннего тактового сигнала CPU.
Внешний тактовый сигнал синхронизируется нарастающим фронтом
внутреннего тактового сигнала CPU.
Точность и разрешение 8-разрядных таймеров/счетчиков растет с
уменьшением коэффициента предварительного деления. Аналогич-
ным образом высокий коэффициент предварительного деления удоб-
но использовать при реализации функций с низким быстродействием
Рис. 20
7/2003
предыдущая страница 35 Радиолюбитель 2003-07 читать онлайн следующая страница 37 Радиолюбитель 2003-07 читать онлайн Домой Выключить/включить текст