МИКРОКОНТРОЛЛЕРЫ
РЛ
ІРЛ
Рис. 21
плиточной синхронизации редко происходящих действий. Обатайме-
ра/счетчика поддерживают две функции сравнения выхода OCRO и
OCR2 как источники данных, сравниваемых с содержимым таймеров/
счетчиков. В функции сравнения выхода входит и опция очистки счет-
чика при совпадении и формирование, при совпадении, сигнала на
выводах сравнения выхода - PB4(OCO/PWMO) и PB7(OC2/PWM2).
Таймеры/счетчики 0 и 2 можно использовать как 8-разрядные ши-
ротно-импульсные модуляторы (PWM). В этом режиме таймер/счет-
чик, совместно с регистром совпадения выхода, работают как авто-
номный ШИМ с центрированными импульсами и без ложных выбро-
сов. Подробнее эта функция описана в разделе Таймеры/счетчики О
и 2 в ШИМ режиме.
Блок-схема таймера/счетчикаО представлена на рис. 20.
Блок-схема таймера/счетчика2 представлена на рис. 21.
Регистр управления таймером/счетчиком 0 - TCCR0 - (The
Timer/CounterO Control Register)
COMn1/СОМпО прерывание по сравнению выхода долж-
но быть запрещено очисткой его бита разрешения пре-
рывания в регистре TIMSK. В противном случае при из-
менении состояния бита может произойти прерывание.
Bit 3 - СТСО
/ С
ТС2: Clear Timer/Counter on Compare
match - Очистить таймер/счетчик при совпадении
При установленном в состояние 1 бите СТСО или
СТС2 таймер/счетчик сбрасывается в состояние $00 в
течение одного тактового цикла CPU после наступления
совпадения. Если бит управления сброшен, то таймер
продолжает считать и не используется в процедуре срав-
нения. Поскольку факт совпадение детектируется в так-
товом цикле CPU, следующем за совпадением, то эта
функция будет вести себя несколько по другому, если ко-
эффициент предварительного деления будет больше 1.
Если используется коэффициент предварительного де-
ления, равный 1, и в регистр сравнения А установлено
содержимое С, то таймер будет продолжать счет так, как
это делается при установленном СТСО/2:
... | С-1 | С | С+1 | 0 | 1 | .
..
Если установлен коэффициент деления 8, таймер бу-
дет считать аналогично следующей последовательности:
... | С-1, С-1, С-1, С-1, С-1, С-1, С-1, С-1 | С, С, С, С, С,
С, С, С | С+1,0, 0, 0, 0, 0, 0, 0, 0 | 1, 1, 1, .
..
В ШИМ режиме состояние этого бита значения не имеет.
Bits 2, 1, 0 - CS02, CS01, C S00/CS22, CS21,
CS20: Clock
Select bits 2, 1 and 0
-
Биты выбора тактовой частоты
Биты 2, 1 и 0 выбора тактовой частоты таймера/счетчика2
подключают выход определенной ступени предварительного
делителя.
Табл. 11
COM nl
СОМпО
Описание
0
0
Таймер/счетчикп отсоединен от выходного вывода
ОСп/Р'ММп
0
1
Переключение выходной линии ОСп/Р\УМ п
1
0
Очистка выходной линии ОСп/РШ М п
(установка в состояние 0)
1
1
Установка выходной линии ОСп/Р\УМ п
(установка в состояние 1)
Биты
7
6
5
4
3
2
1
0
$33 ($53)
PWM0
СОМ01
СОМОО
СТСО
CS02
CS01
CS00
TCCRÜ
Чтение/
Запись
R
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Начальное
состояние
0
0
0
0
Ü
0
0
0
Регистр управления таймером/счетчиком 2 - TCCR2 - (The
Timer/Counter2 Control Register)
Биты
7
6
5
4
3
2
1
0
$25 ($45)
-
PWjM2
СОМ21
COM2Ü
CTC2
CS22
CS21
CS20
TCCR2
Чтение/
Запись
R
R/W
R /W
R/W
R/W
R/W
R /W
R/W
Начальное
состояние
0
0
0
0
0
0
0
0
Выбор коэффициента деления предварительного делите-
ля таймера/счетчикаО (табл. 12).
Выбор коэффициента деления предварительного
делителя таймера/счетчика2 (табл. 13).
Условие Stop обеспечивает реализацию функции
разрешения/запрещения таймера.
Режим деления СК реализуется непосредственным
делением тактовой частоты СК. Если для тактирования тай-
мера/счетчика 2 используется внешний источник, то переклю-
чения на выводе PD7/(T2) будут воздействовать на
счетчик, даже если этот вывод сконфигурирован как
выход.
Табл.12
Bit 7 - Res: Reserved Bit - Зарезервированный бит
Данный бит в микроконтроллерах ATmega603/103 зарезер-
вирован и при считывании всегда покажет состояние 0.
Bit 6 - PWM0 / PWM2: Pulse Width Modulator Enable - Раз-
решение широтно-импульсного модулятора
Установленный в состояние 1 бит разрешает режим ШИМ
для таймеров/счетчиков 0 или 2. Режим подробно описан в раз-
деле Таймеры/счетчики 0 и 2 в ШИМ режиме.
Bits 5,4 - СОМ01, СОМОО/СОМ21, СОМ20: Compare Output
Mode, bits 1 and 0 - Режим сравнения выхода, биты 1 и 0
Управляющие биты СОМп1 и СОМпО устанавливают состо-
яние выходных выводов PB4(OC0/PWM0) или PB7(OC2/PWM2)
после совпадения в таймере/счетчике2. Поскольку это альтер-
нативная функция выводов порта I/O, то соответствующий бит
направления вывода должен быть установлен в состояние 1.
Управляющая конфигурация показана в табл. 11.
Примечания к табл. 11:
п = 0 или 2.
В ШИМ режиме функции этих битов отличаются. Подроб-
ное описание приведено в табл. 14. При изменении битов
CS02
CS01
c so o
Описание
0
0
0
Таймер/счетчик 0 остановлен
0
0
1
TCKO
0
1
0
ТСКО/8
0
1
1
ТСКО/32
1
0
0
ТСКО/64
1
0
1
ТСК0/128
1
1
0
ТСКО/256
1
1
1
ТСК0/1024
Табл. 13
CS22
CS21
CS20
Описание
0
0
0
Таймер/счетчик 0 остановлен
0
0
1
СК
0
1
0
С К/8
0
1
1
СК/64
1
0
0
СК/256
1
0
1
СК/1024
1
1
0
Внешний вывод Р07(Т2), падающий фронт
1
1
1
Внешний вывод Р07(Т2), нарастающий фронт
(Продолжение следует)
7/2003
предыдущая страница 36 Радиолюбитель 2003-07 читать онлайн следующая страница 38 Радиолюбитель 2003-07 читать онлайн Домой Выключить/включить текст