Рл
МИКРОКОНТРОЛЛЕРЫ
B it
2 -
TCNOUB: Tim er/CounterO U pdate B u s y - Таймер/счет чикО
занят для обновления
Бит устанавливается в состояние 1 при работе таймера/счетчикаО
в асинхронном режиме и записанном TCNT0. При обновлении запи-
санного в TCNT0 значения содержимым регистра временного хране-
ния бит аппаратно очищается. Бит в логическом состоянии 0 означает,
что TCNT0 готов к обновлению новым значением.
B it 1 - O C R O U B: O u tp u t C om p are R egisterO
U pdate B usy
-
С равнение вы хода регист раО за-
нят о для обновления
Бит устанавливается в состояние 1 при рабо-
те таймера/счетчикаО в асинхронном режиме и
записанном OCRO. При обновлении записанного в OCRO значения со-
держимым регистра временного хранения бит аппаратно очищается.
Бит в логическом состоянии 0 означает, что OCRO готов к обновлению
новым значением.
B it 0 - TCROUB: Tim er/C ounter C ontrol RegisterO U pdate B u sy - Р е-
гист р управления т айм ера/счет чикаО занят д л я обновления
Бит устанавливается в состояние 1 при работе таймера/счетчикаО
в асинхронном режиме и записанном TCCR0. При обновлении запи-
санного в TCCR0 значения содержимым регистра временного хране-
ния бит аппаратно очищается. Бит в логическом состоянии 0 означает,
что TCCR0 готов к обновлению новым значением. Если запись выпол-
няется в любой из трех регистров таймера/счетчикаО, когда их флаги
занятости для обновления установлены, то записываемое значение
может быть повреждено и привести к нежелательному прерыванию.
Считывание состояний TCNTO, OCRO и TCCR0 отличается. При чте-
нии состояния TCNT0 считывается действительное содержимое, при
чтении состояний OCRO или TCCR0 считывается содержимое регист-
ров временного хранения.
16-разрядный таймер/счетчик1
Блок-схема таймера/счетчика1 приведена на рис. 23.
16-разрядный таймер/счетчик1 может получать тактовый сигнал
от CK, СК после предварительного делителя и от внешнего вывода.
Кроме того, его можно остановить, как показано в описании регистра
управления таймером/счетчиком1 -TCCR1B (Timer/Counterl Control
Register). В регистрах управления TCCR1А и TCCR1В находятся раз-
личные флаги, указывающие на переполнение, совпадение при срав-
нении и случаи захвата событий. В регистре масок прерываний TIMSK
(Timer/Counter Interrupt Mask Register) устанавливаются разрешения/
запрещения прерываний таймера/счетчика! При внешнем тактиро-
вании таймера/счетчика1 внешний сигнал синхронизируется частотой
тактового генератора CPU. Для правильной работы таймера/счегчи-
ка 1
по внешнему тактовому сигналу минимальное время между дву-
мя переключениями внешнего тактового сигнала должно быть не ме-
нее одного периода тактового сигнала CPU. Синхронизация внешнего
тактового сигнала ведется нарастающим фронтом внутреннего такто-
вого сигнала CPU.
Наилучшие точность и разрешение 16-разрядный таймер/счетчик1
обеспечивает при наименьшем коэффициенте предварительного де-
ления. С другой стороны, высокий коэффициент предварительного
деления удобен при реализации таймером/счегчиком1 низкоскорост-
ных функций или точной синхронизации редко происходящих действий.
Таймер/счетчик1 поддерживает две функции сравнения выхода, ис-
пользуя регистр1 сравнения выходов А и В - OCR1А и OCR1В в каче-
стве источников данных, сравниваемых с содержимым таймера/счет-
чика1. Функции сравнения выхода включают очистку счетчика по со-
впадению сравненияА и воздействие на выводы сравнения выхода
при обоих совпадениях сравнения.
Таймер/счетчик1 может быть использован в качестве 8-, 9- или 1 C
l-
разрядного широтно-импульсного модулятора. В этом режиме счетчик
и регистры OCR1A/OCR1В работают как сдвоенный самостоя-
тельный ШИМ со сцентрированными импульсами, без форми-
рования ложных импульсов. См. раздел Таймер/счетчик1 в
ШИМ режиме, где подробно описана эта функция.
Функция захвата входа таймера/счетчика1 обеспечивает
захват содержимого таймера/счетчика1 в регистр захвата вхо-
да, запускаемый внешним событием на выводе входа захвата PD4/
(IC1). Реальные установки захвата события определяются регист-
ром управления таймером/счетчиком1 TCCR1B (Timer/Counterl
Control Register). Кроме того, для переключения входа захвата мо-
жет быть использован аналоговый компаратор. Подробнее данная
функция описана в разделе Аналоговый компаратор. Если разре-
шена функция подавления шума, действительные условия переклю-
чения события захвата тестируются четырьмя выборками, прежде чем
захват будет активирован. Тестирование сигнала на входном выводе
производится с частотой XTAL.
Регистр управления А таймера/счетчика1 - TCCR1A - (Timer/
Counterl Control Register А)
B its 7,6 - C O M 1A1, COM 1AO: C om pare O utput M o d e l A, bits 1 a n d 0
-
Р еж им 1А сра вн ен ия выхода, бит ы 1 и О
Управляющие биты СОМ1А1 и СОМ1АО определяют характер
сигнала выхода, следующего за совпадением при сравнении тайме-
ра/счетчика1. Сигнал выхода поступает на вывод ОС1А (Output
CompareA). Поскольку это альтернативная функция порта I/O, то со-
ответствующий бит управления направлением должен быть установ-
лен в 1 (вывод работает на выход). Конфигурирование управления
представлено в табл. 16.
Табл. 16
СОМ1Х1
COMlXO
Описание
0
0
Таймер/счетчик1 отключен от вывода выхода ОС1Х
0
t
П ереклю чение выходной линии ОС1Х
t
0
Очистка выходной линии ОС IX
(на линии низкий уровень)
t
t
Установка выходной линии ОС IX
(на линии высокий уровень)
П рим ечание к табл. 16:
X = А или В.
B its 5,4 - С О М 1В1, СОМ1ВО: C om pare O utput M o d e l В, bits 1 a n d 0
-
Р еж им 1В сравнения выхода, бит ы 1 и О
Управляющие биты СОМ1В1 и СОМ1ВО определяют характер
сигнала выхода, следующего за совпадением при сравнении тайме-
ра/счетчика1. Сигнал выхода поступает на вывод ОС1В (Output
CompareB). Поскольку это альтернативная функция порта I/O, то со-
ответствующий бит управления направлением должен быть установ-
лен в 1 (вывод работает на выход). Конфигурирование управления
представлено в табл. 15. В ШИМ режиме функции этих битов отли-
чаются. Подробное описание приведено в табл. 19. При изменении
битов СОМ1Х1/СОМ1ХО прерывания по сравнению выхода1 долж-
ны быть запрещены очисткой битов разрешения прерывания в реги-
стре TIMSK. В противном случае при изменении битов может про-
изойти прерывание.
B its 3 .
.2 - Res: R eserved bits
-
З арезервированны е бит ы
Эти биты в микроконтроллерах АТтедабОЗ/103 зарезервированы
и при считывании всегда будут 0.
B its 1.
.0-P W M 11, P W M 10: P ulse W idth M o dulato r S elect B it s - Б ит ы
вы бора ре ж им а Ш И М
Данные биты определяют установку режима ШИМ, как это показа-
но в табл. 17. Подробности см. в разделе Таймер/счетчик1 в ШИМ
режиме.
Табл. 17
PWM11
PWM10
Description
0
0
Работа таймера/счетчика1 в Ш ИМ режиме запрещ ена
0
I
Работа таймера/счотчика1 в 8-разрядном Ш ИМ режиме
I
0
Работа тайм ера/счотчика I в 9-разрядном Ш ИМ режиме
1
1
Работа тайм ера/счетчика! в 10-разрядном Ш ИМ режиме
Регистр управления В таймера/счетчика1 - TCCR1B - (Timer/
Counterl Control Register В)
B it 7 - IC N C 1: Input C a p tu re l N oise C anceler (4 CKs) - Уст ановка
ре ж и м а подавления ш ум а на входе захват а 1
При сброшенном в состояние 0 бите ICNC1 функция подавления
шума входного триггера захвата запрещена. Вход захвата переключа-
ется по первому нарастающему/падающему фронту, поступившему
на вывод входа захвата PD4(IC1). При установленном в состояние 1
Биты
7
6
5
4
3
2
1
0
$2F ($4F)
СОМ ! At
COM 1A0
C O M tB t
COM 1 ВО
P W M tt
PWMtO
TCCRtA
Чтение/
Запись
R/W
R/W
R/W
R/W
R
R
R/W
R/W
Начальное
состояние
0
0
0
0
0
0
0
0
Биты
7
6
5
4
3
2
1
0
$2E ($4E)
ICNC1
ICES1
CTC1
CS! 2
CS11
c s to
TCCRtB
Чтение/
Запись
R/W
R/W
R
R
R/W
R/W
R/W
R/W
Начальное
состояние
0
0
0
0
0
0
0
0
46
-, ••. - а.;
_
8/2003
предыдущая страница 45 Радиолюбитель 2003-08 читать онлайн следующая страница 47 Радиолюбитель 2003-08 читать онлайн Домой Выключить/включить текст