РЛ1
МИКРОКОНТРОЛЛЕРЫ
[
__ /
При разрешенном SPI направления данных выводов M O SI, M ISO ,
S C K и S S настраиваются в соответствии с табл . 23.
Т а б л . 23
Вывод
Направление, ведущий 5Р1
<Направлеиие, ведомый SPI/b>
MOSI
Определяется пользователем
Вход
MISO
Вход
Определяется пользователем
SCK
Определяется пользователем
Вход
s s
Определяется пользователем
Вход
Ф ун кци о ни ров ани е входа SS
При работе SPI ведущим (бит M S T R регистра S P C R установлен),
пользователь им еет возможность установить направление работы
вывода SS. Если вывод SS сконфигурирован как выход, то вывод яв-
ляется выводом общего назначения, и он не активируется системой
SPI. Если же вывод S S сконфигурирован как вход, то для обеспечения
работы ведущего S PI он должен удерживаться на высоком уровне.
Если в режиме ведущего вывод SS является входом и внешней пери-
ферийной схемой на него подан низкий уровень, то S PI воспримет его
как обращ ение другого ведущего SPI к себе как к ведомому. Чтобы
избежать конфликтной ситуации на шине, система SPI выполняет сле-
дующ ие действия:
1. Бит M S T R в регистре S P C R очищается и S P I система становит-
ся ведомой. Результатом этого является то, что M O S I и S C K выводы
становятся входами.
2. Устанавливается флаг S P IF регистра S P S R и, если разрешено
прерывание SPI, начнется выполнение подпрограммы обработки пре-
рывания.
Таким образом, когда управляемый прерыванием передающий SPI
используется в ведущем режиме, и существует вероятность подачи
на вывод SS управляющего сигнала низкого уровня, прерывание дол-
жно всегда проверять, установлен ли ещ е бит M S TR . Если ж е бит
M S T R был очищен выбором режима ведомого, то он должен быть
установлен пользователем.
Если ж е S PI работает в режиме ведомого, то вывод SS постоянно
работает на вход. Если на вывод SS подан низкий уровень, то SPI
активируется и M IS O , если это определено пользователем, становит-
ся выходом. Все остальные выводы являются входами. Если вывод
S S удерживается на высоком уровне, то все выводы являются входа-
ми , SPI пассивен, что означает, что он не будет получать входящих
данных.
Существует четыре варианта комбинации фазы и полярности SC K
относительно последовательных данных, определяемы е управляю-
щими битами С Р Н А и C P O L. Форматы передачи данных S P I при
С Р Н А = 0 показаны на рис. 28, при С Р Н А = 1 - на рис. 29.
Р егистр упр ав л ени я S PI - S P C R - (C ontrol R egister)
Биты
7
6
5
4
3
2
1
Ü
$0D ($2D)
SP1E
SPE
DORD
MSTR
CPOL
CPHA
SPR1 SPRO SPCR
Чтение/
Запись
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Начальное
состояние
0
0
0
0
0
Ü
0
0
M S T R будет сброшен и будет установлен бит S P IF в регистре SPSR.
Чтобы вновь разрешить ведущий режим SPI, пользователь должен
установить M STR .
Bit 3 - CPOL: Clock Polarity - Полярность тактового сигнала
S C K в режиме ожидания находится на высоком уровне при уста-
новленном в состояние 1 бите C P O L и на низком уровне при сброшен-
ном бите C P O L (рис. 28 и 29).
Bit 2 - СРНА : Clock Phase - Фаза тактового сигнала
Работа этого бита отражена на рис. 28 и 29.
Bits 1, 0 - SPR1, SPRO: SPI Clock Rate Select 1 and 0
-
Выбор
частоты тактового сигнала, биты 1 и О
Эти два бита управляют частотой тактового сигнала прибора, ра-
ботающего в ведущем режиме. В ведомом режиме состояния битов
влияния не оказывают. Состояния битов и устанавливаемый коэффи-
циент деления частоты fCL показаны в табл. 24.
Т а б л . 24
SPR1
SPRO
Тактовая частота SCK
0
0
lrl/4
0
1
tr |/6I
1
0
tr ,/64
1
1
fr, / 128
Регистр д ан н ы х S P I - S P D R - (S P I D ata R egister)
Биты
7
6
5
4
3
2
1
0
$0F ($2F(
MSB
LSB
SPDR
Чтение/
Запись
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Начальное
состояние
0
0
0
0
0
0
0
0
Регистр данных SPI представляет собой регистр с возможностью
чтения/записи и предназначен для пересылки данных между регист-
ровым файлом и сдвиговым регистром SPI. Запись в регистр S P D R
инициирует передачу данных, считывание регистра приводит к чте-
нию сдвигового регистра приема.
U A R T - уни в ер сал ьн ы й аси н хр он ны й прием опередатчик
Микроконтроллеры А ТтедабО З/Ю З оснащены полнодуплексны-
ми универсальными приемопередатчиками (UART). Их основные воз-
можности следующие:
- генератор обеспечивает любую скорость передачи информации
в бодах;
- высокая скорость передачи при низкой частоте XTAL;
- 8-разрядный или 9-разрядный форматы данных;
- фильтрация шума;
- обнаружение переполнения;
- обнаружение ошибок формирования кадров;
- детектирование бита ложного старта;
- три отдельны х преры вания: по заверш ению передачи (Т Х
Com plete), по пустому регистру передаваемых данных (ТХ Data
Register Empty) и по завершению приема (R X Complete).
Bit
7 -
SPIE: SPI Intenvpt Enable
-
Разре-
шение прерывания SPI
Установка бита S P IE в состояние 1 при-
водит к установке бита S P IF регистра S P S R
и, при разрешении глобального прерывания,
к выполнению прерывания SPI.
Bit 6 - SPE: SPI Enable - Разрешение SPI
Установка бита S P E в состояние 1 разре-
ш ает подключение SS, M O S I, M IS O и S C K к
выводам РВ4, РВ5, РВ6 и РВ7.
Bit 5 - DORD: Data O rder- Порядок дан-
ных
При установленном в состояние 1 бите
D O R D передача слова данны х происходит
LSB вперед. При очищенном бите D O R D пер-
вым передается M S B слова данных.
Bit 4 - MSTR: Master/Slave Select- Выбор
режима ведущий/еедомый
При установленном в состояние 1 бите
M S T R SPI работает в ведущем режиме и при
очищенном бите в ведомом режиме. Если S S
сконфигурирован как вход и на него подан низ-
кий уровень при установленном M S T R , то
44
9/2003
предыдущая страница 43 Радиолюбитель 2003-09 читать онлайн следующая страница 45 Радиолюбитель 2003-09 читать онлайн Домой Выключить/включить текст