МИКРОКОНТРОЛЛЕРЫ
ШИНА ДАННЫХ
ТХС
UDRE
IRQ
IRQ
Рис. 30
Передача д анн ы х
Блок-схема передатчика U A R T показана на рис. 30.
Передача данных инициируется записью передаваемых данных в
регистр данных I/O U AR T (UDR). Данны е пересылаются из U D R в сдви-
говый регистр передачи в следующих случаях:
- новый символ записан в U D R после того, как был выведен из
регистра столовый бит предшествовавшего символа. Сдвиговый ре-
гистр загружается немедленно;
- новый символ записан в U D R прежде, чем был выведен столо-
вый бит предшествовавшего символа. Сдвиговый регистр загружает-
ся после выхода стопового бита передаваемого символа, находивше-
гося в сдвиговом регистре.
Если из 10(11)-разрядного сдвигового регистра передачи выведе-
на вся информация (сдвиговый регистр передачи пуст) данные из U D R
пересылаются в сдвиговый регистр. В это время устанавливается бит
U D R E (U A R T Data Register Empty) регистра статуса U A R T (U SR). При
установленном в состояние 1 бите U D R E U A R T готов принять следую-
щий символ. Запись в U D R очища-
ет бит U D R E . В то самое время, ког-
да данные пересылаются из U D R
в 10(11)-разрядный сдвиговый ре-
гистр, бит 0 сдвигового регистра
сбрасывается в состояние 0 (состо-
яние 0 - стартовый бит), а бит 9 или
10 устанавливается в состояние 1
(состояние 1 - столовый бит). Если
в регистре управления U AR T (UCR)
установлен бит C H R 9 (т.е. выбран
режим 9-разрядного слова данных),
то би тТХ В 8 регистра U C R пересы-
лается в бит 9 сдвигового регистра
передачи.
Сразу после пересылки данных
в сдвиговый регистр тактом бод-
генератора стартовый бит сдвига-
ется на вывод TX D . За ним следу-
ет LSB данных. Когда будет выдан
столовый бит, сдвиговый регистр
загружается новой порцией дан-
ных, если она была записана в U D R
во время передачи. В процессе заг-
рузки бит U D R E находится в уста-
новленном состоянии. Если ж е но-
вые данные не будут загружены в
U D R до выдачи стопового бита,
флаг U D R E остается установленным. В этом случае, после того как
столовый бит будет присутствовать на выводе T X D в течение одного
такта, в регистре статуса U A R T (U SR) устанавливается ф лаг завер-
шения передачи Т Х С (ТХ Com plete Flag).
Установленный в состояние 1 ö h tTX E N регистра U C R разреш ает
передачу UART. При очищенном бите T X E N (сброшенном в состояние
0) вывод РЕ1 может быть использован в качестве вывода I/O общего
назначения. При установленном бите T X E N передатчик U A R T подклю-
чается к РЕ1 и использует его в качестве вывода выхода, независимо
от установки бита DDE1 в D DRE.
П рием д анн ы х
Схема приемника U A R T приведена на рис. 31.
Логика восстановления данных производит выборку состояний
вывода R X D с частотой в 16 раз большей, чем частота бодов. При
нахождении линии в пассивном состоянии одиночная выборка нуле-
вого логического уровня будет интерпретироваться как падающий
фронт стартового бита, и будет запущ ена последовательность детек-
тирования стартового бита. Считается, что пер-
вая выборка обнаружила первый нулевой логи-
ческий уровень вероятного стартового бита. На
выборках 8, 9 и 10 приемник вновь тестирует вы-
вод R X D на изм енение логических состояний.
Если две или более из этих трех выборок обнару-
ж ат логические 1, то данный вероятный старто-
вый бит отвергается как шумовой всплеск, и при-
емник начнет выявлять и анализировать следую-
щ ие переходы из 1 в 0.
Если ж е был обнаружен действительный стар-
товый бит, то начинает производиться выборка
следующих за стартовым битом информационных
битов. Эти биты также тестируются на выборках
8, 9 и 10. Логическое состояние бита принимает-
ся по двум и более (из трех) одинаковым состоя-
ниям выборок. Все биты вводятся в сдвиговый ре-
гистр приемника с тем значением, которое было
определено тестированием выборок.
Тестирование выборок битов принимаемых
символов показано на рис. 32.
При поступлении стопового бита необходимо,
чтобы не менее двух выборок из трех подтверди-
ли прием стопового бита (показали высокий уро-
вень). Если ж е две или более выборок покажут
состояния 0, то при пересылке принятого байта в
U D R в регистре статуса U A R T (U SR ) устанавли-
вается бит ошибки кадра FE (Framing Error). Для
Ш11НА ДАННЫХ
ТХС
IRQ
Рис. 31
9/гооз
предыдущая страница 44 Радиолюбитель 2003-09 читать онлайн следующая страница 46 Радиолюбитель 2003-09 читать онлайн Домой Выключить/включить текст