РЛ1
МИКРОКОНТРОЛЛЕРЫ
цыоорт \ б1" / р о Т
р
Г ) С ю ~Х~м Г
м У т е Х о ^ Х D7 / Ст° ™ ^
ПрНСМКИКЛ |11|11| |1|[11ПГ1|Е!1|Ш1111111п11!|)|1Ш1111|[111ш |!|Ш1|11!|11Ш1Шш !|[Ш 1Ш 1ш 1 ш Ш1Ш|1|1Е1ш Ш Ш Ш |1|1|
обнаружения ошибки кадра пользователь перед чтением регистра U D R
должен проверять состояние бита FE. Флаг FE очищается при считы-
вании содержимого регистра данных U A R T (U DR ).
Вне зависимости от того, принят правильный столовый бит или
нет, данные пересылаются в регистр UDR , и устанавливается флаг
R X C в регистре статуса U A R T (U S R ). Регистр U D R фактически явля-
ется двумя физически отдельными регистрами, один из которых слу-
ж ит для передачи данных, другой - для приема. При считывании
U D R обращ ение ведется к регистру приема данных, при записи об-
ращ ение ведется к регистру передачи. Если выбран режим обмена
9-разрядными словами данных (установлен бит CFIR9 регистра UCR),
при пересылке данных в U D R бит R X B 8 регистра U C R загружается в
бит 9 сдвигового регистра передачи. Если после получения символа
к регистру U D R не было обращ ения, начиная с последнего приема, в
регистре U C R устанавливается ф лаг переполнения (O R ). Это озна-
чает, что новые данны е, пересы лаемы е в сдвиговый регистр, не
могут быть переданы в U D R и потеряны. Бит O R буф ерирован и
доступен тогда, когда в U D R читается байт достоверных данных.
Пользователю, для обнаружения переполнения, необходи-
мо всегда проверять ф лаг O R после считывания содержи-
мого регистра UDR .
При очищенном (сброшенном в логическое состояние 0)
бите R X E N регистра U C R приемник запрещен. Это означает,
что вывод РЕО может использоваться в качестве вывода I/O
общего назначения. При установленном бите FtXEN приемник U A R T
подключается к выводу РЕО, который работает как вывод входа, вне
зависимости от установки бита D D E 0 в D DR E.
При установке U A R T вывода РЕО на работу в качестве входа бит
PORTEO может использоваться для управления нагрузочным резис-
тором вывода.
Биты
7
6
5
4
3
2
1
0
$0В ($2В)
RXC
ТХС
UDRE
FE
DOR
USR
Чтение/
Запись
R
R/W
R
R
R
R
R
R
Начальное
состояние
0
0
0
0
0
0
U
0
Регистр статуса U A R T - U S R - (U A R T S tatus R egister)
Регистр U S R обеспечивает только чтение информации о состоя-
нии UART.
B it 7 - R X C : U A R T R e c e iv e C o m p le te - П р и е м з а в е р ш е н
Данный бит устанавливается в состояние 1 при пересылке приня-
того символа из сдвигового регистра приема в UDR . Бит устанавлива-
ется вне зависимости от отсутствия или наличия ошибок приема кад-
ра. При установленном в U C R бите R X C IE и установленном бите R XC
выполняется прерывание по завершению приема UART. Бит R XC очи-
щается при считывании U D R . При приеме данных, инициированном
прерыванием, подпрограмма обработки прерывания по завершению
приема U AR T должна считать U D R с тем, чтобы очистить RXC, иначе
по окончании подпрограммы обработки прерывания произойдет но-
вое прерывание.
B it 6 - Т Х С : U A R T T ra n s m it C o m p le te - П е р е д а н а з а в е р ш е н а
Данный бит устанавливается в состояние 1, когда весь символ
(включая столовый бит) выведен из сдвигового регистра передачи, и в
U D R не записаны новые данные. Этот флаг используется при полу-
дуплексном связном интерфейсе, когда оборудование передачи дол-
жно установить режим приема и освободить коммуникационную шину
сразу после завершения передачи. При установленном в регистре U C R
бите TX C IE установка ТХ С приведет к выполнению прерывания по
завершению передачи UART. Флаг Т Х С очищается аппаратно при вы-
полнении обработки соответствующего вектора прерывания. Очистить
бит ТХ С можно записью в бит логической 1.
B it 5 - U D R E : U A R T D a t a R e g is te r E m p t y - Р е г и с т р д а н н ы х п у с т
Данный бит устанавливается в состояние 1, когда символ, записан-
ный в UDR , пересылается в сдвиговый регистр передачи. Установка
этого бита означает, что передатчик готов к получению нового символа
для передачи. Когда бит U D R IE в U C R установлен, до тех пор, пока
установлен U D R E , выполняется прерывание по завершению переда-
чи UART. Бит U D R E очищается при записи в UDR . При приеме дан-
ных, инициированном прерыванием, подпрограмма обработки преры-
вания по пустому регистру данных U A R T должна считать U D R с тем,
чтобы очистить U D R E , иначе по окончании подпрограммы прерыва-
ния произойдет новое прерывание. Во время сброса бит U D R E уста-
навливается в состояние 1 с тем, чтобы индицировать готовность
передатчика.
B it 4 - F E : F r a m in g E r r o r - О ш и б к а к а д р а
Данный бит устанавливается в состояние 1 при обнаружении ус-
ловий ошибочного приема кадра, т.е. когда столовый бит входящего
символа в состоянии 0. Бит FE очищается при приеме стопового бита
с логическим уровнем 1.
B it 3 - D O R : D a t a O v e r R u n - П е р е п о л н е н и е д а н н ы х
Бит D O R устанавливается в состояние 1 при обнаружении усло-
вий переполнения, т.е. когда символ, уже находящийся в регистре UDR,
не считан перед пересылкой нового символа из сдвигового регистра
приема. Бит D O R буферирован, что означает, что он будет оставаться
установленным, пока не будут считаны правильные данные из UDR.
Бит D O R очищается (сбрасывается в 0), когда данные приняты и пе-
ресланы в UDR.
B its 2 .
.0 - R e s : R e s e r v e d b its - З а р е з е р в и р о в а н н ы е б и т ы
Эти биты в м икроконтроллерахА Ттеда603/103 зарезервированы
и при считывании всегда покажут состояние 0.
Р егистр упр ав лени я U A R T - U C R - (U A R T C ontrol R egister)
B it
7
-
R X C IE : R X C om plete Interrupt E nable - Р азреш ение преры -
вания n o заверш ению прием а
При установленном в состояние 1 бите FtXCIE и установленном
разрешении глобального прерывания, установка бита FtXC в регистре
USR приведет к выполнению прерывания по завершению приема.
B it 6
-
TX C IE : Т Х C om plete Interrupt E nable - Р азреш ение преры ва-
н ия п о заверш ению передачи
При установленном в состояние 1 бите TXCIE и установленном
разрешении глобального прерывания, установка бита ТХС в регистре
USR приведет к выполнению прерывания по завершению передачи.
B it 5 - U D R IE: U A R T D ata R egiste r E m pty Interrupt E nable - Разре-
ш ение преры вания по п уст ом у ре гист р у данны х
При установленном в состояние 1 бите UDRIE и установленном
разрешении глобального прерывания, установка бита UDRE в регист-
ре USR приведет к выполнению прерывания по пустому регистру дан-
ных UART.
B it 4 - R X E N : R e ce ive r E nable - Р азреш ение прием ника
Установленный в состояние 1 бит RXEN разрешает приемник UART.
Если приемник запрещен, то флаги статуса ТХС, DOR и FE устано-
вить невозможно. Если эти флаги установлены, то очистка бита FtXEN
не приведет к очистке этих флагов.
B it 3 - TXEN: Transm itter E nable - Р азреш ение передат чика
Установленный в состояние 1 бит TXEN разрешает передатчик
UART. При запрещении передатчика во время передачи символа пе-
редатчик не будет заблокирован прежде, чем будут полностью пере-
даны символ в сдвиговом регистре плюс любой находящийся в UDR
следующий символ.
B it 2 - C H R 9: 9 B it C haracters - Р еж им 9-разрядны х символов
При установленном в состояние 1 бите CFIR9 передаются и при-
нимаются 9-разрядные символы плюс стартовый и столовый биты.
Девятые биты читаются и записываются с использованием битов RXB8
и ТХВ8 (соответственно) регистра UCR. Девятый бит данных может
использоваться как дополнительный столовый бит или бит контроля
четности.
B it 1 - R X B 8: R eceive D ata B it 8 - П рием 8-разрядны х данны х
При установленном в состояние 1 бите CFIR9 бит RXB8 является
девятым битом данных принятого символа.
B it 0 - ТХВ8: Transm it D ata B it 8 - Передана 8-разрядны х данны х
При установленном в состояние 1 бите CHR9 бит 7ХВ8 является
девятым битом данных передаваемого символа.
(П р о д о л ж е н и е с л ед ует)
Биты
7
Ь
5
4
3
2
I
0
$0A ($2A)
RXCIE
TXCIE
UDRIE
RXEN
TXEN
CHR9
RXB8
TXB8
UCR
Чтение/
Запись
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Начальное
состояние
0
U
0
0
Ü
0
Ü
0
предыдущая страница 45 Радиолюбитель 2003-09 читать онлайн следующая страница 47 Радиолюбитель 2003-09 читать онлайн Домой Выключить/включить текст