МИКРОКОНТРОЛЛЕРЫ
РЛ
___________________________________________I_____
в двух регистрах данны х A D C H и A D C L. Для обеспечения соответ-
ствия результирующих данны х считы ваемому уровню использует-
ся специальная логика защ иты . Этот механизм работает следую -
щим образом: при считывании данны х первым должен быть считан
регистр A D C L. Как только A D C L считан, обращ ение A D C к регист-
рам данных блокируется. Таким образом, если после считывания
состояния A D C L, но до считывания A D C H , будет заверш ено следу-
ющее преобразование, ни один из регистров не будет обновлен, и
записанный ранее результат не будет искажен. О бр ащ ени е A D C к
регистрам A D C H и A D C L разреш ается по заверш ении считывания
содержимого регистра A D C H .
A D C имеет свое собственное прерывание, которое может быть
активировано по завершению преобразования. Когда обращ ениеА О С
к регистрам запрещ ено, в процессе считывания регистров A D C L и
ADCH, прерывание будет активироваться, даж е если результат будет
потерян.
Предварительное деление
A D C работает с тактовой частотой в диапазоне 50.
..200 кГц. В
режиме циклического преобразования для преобразования необхо-
димо 14 тактовых циклов, т.е. преобразование выполняется за вре-
мя от 70 до 280 мс. В режиме однократного преобразования преоб-
разование выполняется за 15 тактовых циклов. Если тактовая часто-
та выйдет за указанные пределы, то правильность результата не га-
рантируется. Биты A D P S 0 - A D P S 2 используются для обеспечения
необходимого диапазона тактовой частоты A D C при частоте XTA L
свыше 100 кГц.
Функция подавления шума ADC
Функция подавления шума обеспечивает включение Idle режима
на время выполнение преобразования, что позволяет снизить шумы,
создаваемые ядром C P U . Для реализации этой функции необходимо
выполнить следующую процедуру:
1. Отключить A D C очисткой бита A D E N .
2. Включить A D C и одновременно запустить преобразование ус-
тановкой битовАОЕЫ и A D S C . Таким образом, запускается пустое пре-
образование, за которым последует рабочее преобразование.
3. В течение 14 тактовых циклов пустого преобразования A D C вве-
сти Idle режим.
4. Если, прежде чем будет заверш ено рабочее преобразование,
не произойдет другого прерывания, то прерывание A D C активирует
MCU, и будет выполнена подпрограмма обработки прерывания по за-
вершению преобразования A DC .
Регистр выбора мультиплексора ADC - ADMUX (ADC
Multiplexer Select Register)
Биты
7
6
5
4
3
2
I
и
$07 ($27)
M CJX2
M U X 1
м и х о
A D M U X
Ч тение/
Запись
R
R
R
R
R
R /W
R /W
R /W
Начальное
состояние
0
0
0
0
и
0
0
0
Каж ды й раз после первой установки бита A D S C , вы полненной
после разреш ения A D C или одноврем енно с разреш ени ем A D C ,
будет выполняться пустое преобразование, предш ествую щ ее ак-
тивируем ом у преобразованию .
. Э то пустое преобразование акти-
вирует A D C . A D S C будет сохранять состояние 1 в течение всего
цикла преобразования и сбрасы вается по заверш ении преобра-
зования. При выполнении пустого преобразования, предш ествую -
щ его активируемому, б и т A D S C остается установленны м до за-
верш ения активируем ого преобразования. Запись 0 в этот бит
эф ф екта не оказывает.
B it 5 - A D F R : A D C F r e e R u n S e l e c t - У с т а н о в к а ц и к л и ч е с к о г о р е -
ж и м а р а б о т ы A D C
При установленном в состояние 1 бите A D F R A D C будет работать
в циклическом режиме. В этом режиме A D C производит выборки и
обращ ения к регистрам непрерывно (одно за другим). Очистка бита
приводит к прекращению циклического режима.
B it 4 - A D IF : A D C In te rru p t F la g
-
Ф л а г п р е р ы в а н и я A D C
Данный бит устанавливается в состояние 1 по завершению пре-
образования и обновления регистров данных. Прерывание по завер-
шению преобразования A D C выполняется, если в состояние 1 уста-
новлены бит A D IE и l-бит регистра S R E G . Бит A D IF сбрасывается ап-
паратно при выполнении подпрограммы обработки соответствующего
вектора прерывания. Кроме того, бит A D IF может быть очищен запи-
сью во ф лаг логической 1. Этого необходимо остерегаться при чте-
нии-мсдификации-записи A D C S R , поскольку может быть запрещ ено
отложенное прерывание. Это применимо и в случаях использования
команд SBI и CBI.
B it 3 - A D IE : A D C In te rru p t E n a b le
-
Р а з р е ш е н и е п р е р ы в а н и я A D C
При установленных в состояние 1 бите A D IE и 1-бите регистра S R EG
активируется прерывание по завершению преобразования ADC .
B its 2 .0 - A D P S 2 . .A D P S 0 : A D C P r e s c a le r S e le c t B its
-
В ы б о р к о э ф -
ф и ц и е н т а п р е д в а р и т е л ь н о г о д е л е н и я
Данны е биты определяют коэф ф ициент деления частоты XTA L
для получения необходимой тактовой частоты A D C (табл. 27).
Т аб л . 27
ADPS2
AD PS І
ADPS0
К оэфф ициент деления
0
0
0
Без деления
0
0
І
2
0
І
0
4
0
І
І
8
I
0
0
16
I
0
І
32
I
І
0
64
I
І
І
128
Регистры данных ADC - ADCL и ADCH - (ADC Data Register)
По завершении цикла преобразования результат преобразования
размещается в этих двух регистрах. Важно, чтобы в циклическом ре-
жиме считывались оба регистра, и чтобы регистр A D C L считывался
перед считыванием A D C H .
Биты
15
14
13
12
11
ю
9
8
$05($25)
A D C 9
A D C 8
A D C H
$04($24)
A D C 7
A D C 6
A D C 5
A D C 4
A D C 3
A D C 2
A D C 1
A D C 0
.ADCL
7
6
5
4
3
2
I
0
Ч тение/
Запись
R
R
R
R
R
R
R
R
R
R
R
R
R
R
R
R
Н ачальное
состояние
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
B its 7 .
. 3 - R e s : R e s e r v e d B its - З а р е з е р в и р о в а н н ы е б и т ы
Эти биты в микроконтроллерах A Tm ega603/103 зарезер-
вированы и при считывании всегда покажут состояние 0.
B its 2 .
.0 - M U X 2 .
.M U X 0 : A n a lo g C h a n n e l S e le c t B its 2 - 0
-
Б и т ы в ы б о р а а н а л о г о в о г о к а н а л а
Состояние данных битов определяет, какой из восьми ана-
логовых каналов (0 - 7) будет подключен kA D C .
Регистр управления и состояния ADC - ADCSR - (ADC
Control and Status Register)
B it 7 - A D E N : A D C E n a b le
-
Р а з р е ш е н и е A D C
Установка данного бита в состояние 1 разреш ает A D C . Очистка
бита запрещ ает A D C . Запрещ ение A D C в процессе преобразования
прекращает преобразование.
B it 6 - A D S C : A D C S ta r t C o n v e r s io n
-
З а п у с к п р е о б р а з о в а н и я A D C
В реж им е однократного преобразования для запуска каждого
цикла преобразования необходимо устанавливать бит A D S C в со-
стояние 1. В циклическом реж им е б и т A D S C устанавливается в
состояние 1 только при запуске первого цикла преобразования.
Сканирование аналоговых каналов
Поскольку смена аналоговых каналов происходит пос-
ле заверш ения цикла преобразования в циклическом ре-
жиме, смена каналов (сканирование каналов) может про-
исходить без прерывания преобразователя. Обычно для
выполнения смены канала выполняется прерывание по за-
вершению преобразования. Однако пользователю необхо-
димо принять к сведению следующее соображение: прерывание ак-
тивируется сразу по готовности результата к считыванию. В цикличес-
ком режиме следующее преобразование начинается через один так-
товый цикл A D C после активации прерывания. Если содержимое
A D M U X будет изменено в течение этого одного тактового цикла, то
новые установки будут задействованы при начале нового преобразо-
вания. Если ж е изменение состояния A D M U X произойдет позднее этого
тактового цикла, то при активированном преобразовании будут исполь-
зоваться предшествовавшие установки.
Биты
7
6
5
4
3
2
l
0
$ 0 6 ($26)
A D E N
A D S C
A D F R
A D IF
A D IE
A D P S 2
A D P S I
A D P S 0
A D C S R
Ч тение/
Запись
R /W
R
R /W
R /W
R /W
R /W
R /W
R /W
Н ачальное
состояние
0
0
0
0
0
0
0
0
10/2003
'
предыдущая страница 46 Радиолюбитель 2003-10 читать онлайн следующая страница 48 Радиолюбитель 2003-10 читать онлайн Домой Выключить/включить текст